About DoKS      NL  |  EN Zoek:
  Begint met (bv. psycholog*)    Exacte woordgroep (bv. "beschutte werkplaats")
 
Home
Administratie
Auteurs
Departementen
Help
Jaren
 


1.063 eindwerken on-line.
Meest populaire eindwerken:
1
2
3
4
5
6
7
8
9
10
   
 Meer... 



Open Archives Initiative
Home

Mixed hardware/ software implementation of a JPEG decoder

2006
DOUMEN, Davy
BRAMS, Filip
Elektronica

Trefwoorden:

Samenvatting :
Abstract (Dutch)
Titel: Mixed Hardware/Software implementation of a JPEG decoder
Door: Brams Filip en Doumen Davy
Promotoren:
Ing. T. Tassignon ( IMEC Leuven, INVOMEC/CAD )
Ing. F. Appaerts ( Xios Hogeschool Limburg )
Drs. L. Biesemans ( Xios Hogeschool Limburg )
Omschrijving:
Onze thesis is tot stand gekomen in samenwerking met IMEC, een toonaangevend
onafhankelijk onderzoekscentrum in nano-elektronica en nanotechnologie.
Het doel van onze thesis was de ontwikkeling van een systeem dat JPEG afbeeldingen op een
VGA scherm kan weergeven. De thesis bestaat uit twee delen. Het eerste deel is een software
implementatie van de JPEG decoder en daarna volgt de realisering van een JPEG decoder in
hardware. Als minimum vereiste moest de decoder in staat zijn een baseline JPEG afbeelding
te decoderen.
De implementatie werd gedaan op een Xilinx University bord die een Virtex-II pro FPGA
(Field Programmable Gate Array) met twee ge´ntegreerde IBM PowerPCs bevat. Het Virtex II
Pro ontwikkelplatform is een krachtig, veelzijdig en goedkoop systeem dat speciaal
ontwikkeld is voor het digitale luik in het curriculum van een ingenieur. Het bord bevat
bovendien een VGA interface. We hebben de Xilinx EDK (Embedded Development Kit)
gebruikt om de JPEG decoder te ontwikkelen. De EDK bestaat uit een reeks van software
tools om ge´ntegreerde processor systemen in programmeerbare logica te ontwerpen. De
software implementatie werd gedaan in C/C++ op de PowerPC processor.
Dit project bestond uit twee delen:
Het eerste deel bestond uit een vijf weken durende stage bij IMEC waar we een aantal labo's
afgewerkt hebben om enige kennis en ervaring met het FPGA bord en zijn mogelijkheden op
te doen.
Hierna hebben we ons werk op de Xios hogeschool verder gezet om de JPEG decoder verder
te ontwikkelen.

Tekst:
Bestand Grootte Type Controle
200000260_200000482_06.pdf 764 KB Adobe PDF MD5

Dit eindwerk werd 3967 keer bekeken en 53 keer gedownload.
Translate to English (Google translate)
 

Details

toon ETD - Dublin Core

Wil je naar dit eindwerk verwijzen in je eigen eindwerk, paper of rapport, gebruik dan dit formaat (APA):

DOUMEN, D., BRAMS, F. (2006). Mixed hardware/ software implementation of a JPEG decoder. Onuitgegeven verhandeling, Xios, IWT.
Gevonden op op http://doks.xios.be/doks/do/record/Get?dispatch=view&recordId=Sxhl8ae57e8c0ec7ed15010ee1ab398d0018.




©2004-2005 - XIOS Hogeschool Limburg - webmaster - Contact